

## ⑫ 公開特許公報(A) 平1-188043

⑬ Int.Cl.<sup>4</sup>

識別記号

庁内整理番号

⑭ 公開 平成1年(1989)7月27日

H 04 J 3/06

C-6914-5K

審査請求 未請求 請求項の数 2 (全11頁)

⑮ 発明の名称 多重変換装置

⑯ 特 願 昭63-9707

⑰ 出 願 昭63(1988)1月21日

⑱ 発 明 者 高 山 晴 好 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

⑲ 出 願 人 キヤノン株式会社 東京都大田区下丸子3丁目30番2号

⑳ 代 理 人 弁理士 大塚 康德 外1名

## 明 細 書

## 1. 発明の名称

多重変換装置

## 2. 特許請求の範囲

(1) 少なくともフレーム内のタイムスロット数分のデータ記憶部を備え、該データ記憶部のデータを時分割多重化方式により伝送する多重変換装置であつて、

端末より複数のタイムスロットの割付要求を受け付ける受付手段と、前記割付要求に基づいてタイムスロットの空き状況を探索する探索手段と、前記タイムスロットの空き状況に基づいて前記端末の接続可不可を判定する判定手段と、接続可能な端末においては複数のタイムスロットを前記データ記憶部に割り付ける割付手段とを備えることを特徴とする多重変換装置。

(2) 前記探索手段は探索時に空きタイムスロットが検出できなくても所定の待ち時間を設けることで再探索する再探索手段を含むことを特徴とする請求項第1項記載の多重変換装置。

## 3: 発明の詳細な説明

## 〔産業上の利用分野〕

本発明は多重変換装置に関し、特に時分割多重化方式により通信を行う多重変換装置に関するものである。

## 〔従来の技術〕

近年、この種の装置においては、電話、ファクシミリ、パーソナルコンピュータ等のOA機器を対象として、多元情報を扱うのに用いられている。

通信方式としては、一本の伝送路を複数台の端末によるデータ転送共通に使われるため、伝送路を多重化して通信を行う多重化方式が用いられており、特に多重方式においては、例えば、多重化を周波数軸で行う周波数分割多重、或は時間軸で行う時分割多重による方式の2種類に分けられ

ム内に配置されるタイムスロットの総数を減少させることは勿論、これによつて接続できる端末数を減少させてしまう問題点が発生する。

## 〔課題を解決するための手段〕

上述した問題点を解決し、目的を達成するため、本発明に係わる多重変換装置は、少なくともフレーム内のタイムスロット数分のデータ記憶部を備え、該データ記憶部のデータを時分割多重化方式により伝送する多重変換装置であつて、端末より複数のタイムスロットの割付要求を受け付ける受付手段と、前記割付要求に基づいてタイムスロットの空き状況を探査する探索手段と、前記タイムスロットの空き状況に基づいて前記端末の接続可否を判定する判定手段と、接続可能な端末においては複数のタイムスロットを前記データ記憶部に割り付ける割付手段とを備えることを特徴

る。

時分割多重化方式においては、一定周期で固定長タイムスロットを端末に割り付ける同期方法の場合、接続される端末1台につき、1フレーム中の1つのタイムスロットが固定的に割り当てられている。また通信時の伝送量を増やすために、タイムスロットのビット数を増やす方法もある。

## 〔発明が解決しようとする課題〕

ところで、上述した従来例では、単位時間あたりに通信できる伝送量が単位時間あたりのフレーム数によって決定されてしまうために、端末1台当りの最大の伝送速度に限界をつくつてしまう欠点がある。

また、従来の伝送速度を考慮するとビット数を増やした場合には、タイムスロット中に空きビットを生じたり、または単位時間あたりの1フレー

とする。

## 〔作用〕

以上の構成により、受付手段は端末より複数のタイムスロットの割付要求を受け付け、探索手段は割付要求に基づいてタイムスロットの空き状況を探査し、この空き状況により判定手段は端末の接続可否を判定する。この判定により割付手段は接続可能な端末においては複数のタイムスロットをデータ記憶部に割り付ける。

このようにして、1つの端末に対して1フレーム内に複数のタイムスロットを占有させ、良好な時分割多重化方式によるデータ通信を可能にさせることができる。

## 〔実施例〕

以下添付図面を参照して、本発明に係る好適な実施例を詳細に説明する。尚、本実施例では時分

割化方式を用いた多重変換装置を用いる。

第1図は本実施例の多重変換装置の構成を示す概略構成図である。

まず、本発明による受信系の回路構成について以下に説明する。

第1図において、1は本実施例の多重変換装置である。2は多重変換装置1の全体を制御するCPU、3はCPU1の制御プログラム、エラー処理用のプログラム、後述の第4図(a)、(b)の示すフローチャートに基づいて動作するためのプログラム等を格納したROMである。4は各種プログラムの実行中におけるワークエリア及びエラー処理時におけるデータの一時退避エリア等として用いるRAMである。

また、Rxは本実施例の多重変換装置と同様の機能を有する別の多重変換装置から送られる時分

以上の如く、本実施例による受信系の回路は構成される。

また、18～21は受信用記憶回路14～17に記憶された受信データを所定の端末40～42へ送出するための制御及び端末40～42の送信データを後述の所定の記憶回路22～25に送出するための制御を行うデータ交換制御回路である。

尚、端末40においては2倍の通信速度機能を備えるために2つのタイムスロットを使用するので、データ交換制御回路18と19との両方に接続することで2倍の通信速度を得ることができ、また端末41及び42においては各々1単位の通信速度機能を備えて、それぞれの端末は1つのタイムスロットを使用し、各々のタイムスロットに1対1対応したデータ交換制御回路20、2

割で多重化された受信信号である。10は特定の信号方式で変調されている受信信号Rxを2値によるデジタル信号に変換する復調機能を有した受信回路、11は受信回路10によりデジタル信号に変換された受信データを一時的に格納する受信用バッファである。12は1フレーム中のタイムスロットが本装置に接続される端末の中でどの端末に割り当てられているかを記憶した後述の第5図に示すタイムスロットテーブルを備え、受信時の動作を制御する受信用制御回路である。

13は受信用制御回路12が備えたタイムスロットテーブルに基づく制御信号により受信データを所定の端末へと分配する分配回路である。14～17は各端末に送出するための所定の受信データを分配回路13より入力して記憶する受信用記憶回路である。

1へ接続される。

次に、本実施例の送信系の回路構成を以下に説明する。

第1図において、22～25はそれぞれの端末40～42より受信した送信用の送信データを記憶する送信用記憶回路、28は1フレーム中のタイムスロットが本装置に接続される端末40～41の中でどの端末に割り当てられているかを記憶する前述のタイムスロットテーブルを備え、送信時の動作を制御する送信用制御回路である。26は送信用制御回路28に備えたタイムスロットテーブルに基づく制御信号により、送信データの記憶回路22～25に格納されているそれぞれの送信データを所定のタイムスロットに乗せる多重化回路である。このタイムスロットに乗せることは、決められた時間の位置に送信データを割り付

割化方式を用いた多重変換装置を用いる。

第1図は本実施例の多重変換装置の構成を示す概略構成図である。

まず、本発明による受信系の回路構成について以下に説明する。

第1図において、1は本実施例の多重変換装置である。2は多重変換装置1の全体を制御するCPU、3はCPU1の制御プログラム、エラー処理用のプログラム、後述の第4図(a)、(b)の示すフローチャートに基づいて動作するためのプログラム等を格納したROMである。4は各種プログラムの実行中におけるワークエリア及びエラー処理時におけるデータの一時退避エリア等として用いるRAMである。

また、Rxは本実施例の多重変換装置と同様の機能を有する別の多重変換装置から送られる時分

以上の如く、本実施例による受信系の回路は構成される。

また、18～21は受信用記憶回路14～17に記憶された受信データを所定の端末40～42へ送出するための制御及び端末40～42の送信データを後述の所定の記憶回路22～25に送出するための制御を行うデータ交換制御回路である。

尚、端末40においては2倍の通信速度機能を備えるために2つのタイムスロットを使用するので、データ交換制御回路18と19との両方に接続することで2倍の通信速度を得ることができる。また端末41及び42においては各々1単位の通信速度機能を備えて、それぞれの端末は1つのタイムスロットを使用し、各々のタイムスロットに1対1対応したデータ交換制御回路20、2

割で多重化された受信信号である。10は特定の信号方式で変調されている受信信号Rxを2値によるデジタル信号に変換する復調機能を有した受信回路、11は受信回路10によりデジタル信号に変換された受信データを一時的に格納する受信用バッファである。12は1フレーム中のタイムスロットが本装置に接続される端末の中でどの端末に割り当てられているかを記憶した後述の第5図に示すタイムスロットテーブルを備え、受信時の動作を制御する受信用制御回路である。

13は受信用制御回路12が備えたタイムスロットテーブルに基づく制御信号により受信データを所定の端末へと分配する分配回路である。14～17は各端末に送出するための所定の受信データを分配回路13より入力して記憶する受信用記憶回路である。

1へ接続される。

次に、本実施例の送信系の回路構成を以下に説明する。

第1図において、22～25はそれぞれの端末40～42より受信した送信用の送信データを記憶する送信用記憶回路、28は1フレーム中のタイムスロットが本装置に接続される端末40～41の中でどの端末に割り当てられているかを記憶する前述のタイムスロットテーブルを備え、送信時の動作を制御する送信用制御回路である。26は送信用制御回路28に備えたタイムスロットテーブルに基づく制御信号により、送信データの記憶回路22～25に格納されているそれぞれの送信データを所定のタイムスロットに乗せる多重化回路である。このタイムスロットに乗せることは、決められた時間の位置に送信データを割り付

さて、次にステップS1で設定した空きスロット探索の最大回数に基づいて、上述したタイムスロットテーブルよりスロットNo. 1～No. nまでの間で順次に空きスロットを探索する（ステップS3）。もし空きスロットを検出した場合には、ステップS5へ進む（ステップS4）。またどのスロットも使用中であるときには再試行回数の探索処理を行う。この場合、まず再試行回数を1つデクリメントし（ステップS5、ステップS6）、所定の時間ウェイトし（ステップS7）、再びステップS3へ進み探索処理を繰り返す。

尚、ステップS7の所定時間のウェイトは空きスロットの探索をある時間間隔をもつて行うための処理であり、ウェイト時間がなく空きスロットの探索を行っても空きスロットを発見できる確率

後には、スロットの予約数を1つインクリメントして予約数をカウントアップする（ステップS9）。

尚、この予約数の計数はカウントアップ式またはカウントダウン式のどちらでも良く、本実施例ではカウントアップ式とする。従つてステップS1におけるパラメータの設定では初期値を“0”とする。

そして、端末から要求される必要なスロット数をすべて確保できたか否かを判定し、必要とするスロットの予約数がまだ必要数まで確保できていない場合には、ステップS1～ステップS9の処理を繰り返す（ステップS10）。

一方、必要とするスロット数をすべて確保できたときには、予約したスロットのビジービットのフラグを“1”にセットすることで予約が完全に

は低くなつてしまう。従つて所定のウェイト時間を設けることによつて、他の端末で使用されていたスロットが解放されるのに十分な開放処理時間を与えることができるので空きスロットを発見できる確率が高まることになる。

もし、ステップS4において空きスロットを見付けたときには、そのスロットNo.、即ちアドレス位置の予約ビットを“1”にセットし、さらにテーブルのビットb<sub>0</sub>～b<sub>6</sub>に物理的位置番号を格納する（ステップS8）。

尚、本実施例においては、マルチスロット方式を採用しているため、複数のスロットを獲得する必要がある。従つて必要なスロット数をすべて確保できるか、空きスロットが必要数あるかを調べるために予約処理を行うものである。

ステップS8において空きスロットを予約した

確定される（ステップS11）。そしてステップS9でカウントアップされた予約数を1つデクリメントしてカウントダウンし（ステップS12）、ステップS8で予約されたスロットのビジービットのフラグをすべて“1”にセットするまではステップS11～ステップS12を繰り返す（ステップS13）。

このようにして、スロットの予約が完了した後は接続要求をしてきた端末に対してスロット獲得の完了を知らせ、端末との接続処理を終了する（ステップS14）。

このステップ14は、スロットの獲得を成功したことを端末へ通知することを目的とするACK（肯定応答）を送出する処理である。

さて、ステップS4において空きスロットを見つけることができなかった場合には、次の再試行

処理を行う。

再試行回数をすべて消化していない場合には、上述のステップS6、ステップS7を行えばよく、もし最大再試行回数に達してしまった場合には予約したスロットの予約ビットをすべて開放する処理を行う。即ち、再試行処理でも空きスロットを発見できなかった場合におけるスロットの解放処理である。

ステップS5の再試行回数の判定において再試行回数が上限となる設定数に達した場合には、スロットの獲得が失敗したことを意味する。

そこで、まず予約したスロットを解放するため、予約されたスロットの予約ビットのフラグを“0”にリセットし（ステップS14）、予約数を1つデクリメントしてカウントダウンする（ステップS16）。このように予約されたスロット

て以下に説明する。

まず、第2図(a)を用いて説明した接続要求処理のときと同様にパラメータ（端末の番号、送信及び受信用記憶装置の数、物理的位置番号等）を受け取り、CPU1の所定のバッファに設定する（ステップS100）。

各種パラメータの受け取りが完了すると、スロットのビジービットのフラグを“0”にリセットしてスロットを解放し（ステップS101）、解放したスロット数が接続される送信及び受信用記憶回路の間接的な接続数分に達するまでスロットの解放を繰り返す（ステップS102～ステップS104）。

このようにして、解放したスロット数が接続されているスロット数に達すると、スロットの解放を完了したとを表わすACK（応答信号）を端末

を若いNo.の方より1つつつすべて解放していく（ステップS17）。

このようにして、予約されていたすべてのスロットの解放が完了すると、スロットの獲得が失敗したことをNACK（否定応答）として端末に送出することで端末に対しての接続不能通知となる。

以上の説明に基づいて、例えば、第3図に示すタイムスロットテーブルによれば、スロットNo. 1及びNo. 2の場合にはスロットが使用中を示し、スロットNo. 3及びNo. nは空きであることを示す。またスロットNo. (n-m)及びNo. (n-1)の場合には予約中を示す。

次に、端末側からの解放要求に対して、スロットの解放を行なう解放処理を第2図(b)を用い

側に送出し、これによつて端末との接続を解放した通知とする。

尚、本実施例ではタイムスロットテーブルの数値について、送信用記憶回路と受信用記憶回路に1つつつ設けているが、本発明はこれに限定されるものではなく、共有可能なタイムスロットテーブルを用いても良い。

次に、本実施例の時分割多重化方式の通信方法についての一例を説明する。

第4図は本実施例による多重変換装置間の接続構成を示すブロック構成図である。

第4図において、11、11'は本実施例の多重変換装置1と同様の機能を有する多重変換装置であり、多重変換装置1より多数の不図示のデータ交換制御回路及び送受信用記憶回路を備えている。また多重変換装置11には端末50～52、

多重変換装置11'には端末53～55が接続されている。このようにして多重変換装置間に接続されたデータの伝送路31を介して本実施例による時分割多重化方式によるデータ通信が行われる。

次に、第4図に基づいて、端末50は端末53、端末51は端末54、そして端末52は端末55に対してデータが伝送される本実施例の時分割多重化方式について以下に説明する。

第5図は本実施例による時分割多重方式を説明するための概念図、第6図は従来の時分割多重方式を説明するための概念図である。

第5図に示す如く、端末50と端末53間では文字“1”～“3”、端末51と端末54間では文字“A”～“C”、端末52と端末55では文字“イ”～“ハ”が時分割多重方式により伝送さ

“A”及び“B”は端末54、文字“イ”及び“ロ”は端末55にそれぞれ送出する。

従って、端末51と端末54及び端末52と端末55は1つのフレームに2倍の情報を乗せて通信できるので、伝送速度は通常の2倍の速度となる。勿論、タイムスロットの割り付け数を増やすことで単位時間当りのデータの伝送量は増え、その数に応じた伝送速度の向上が図れる。

そこで、従来においては第6図に示す如く、1対の端末間、即ち、端末56と59間、端末57と60間、端末58と61間)における伝送路32での伝送中のデータは、同期信号間に示される第1～第3フレームの中の固定的に位置付けられる1タイムスロットを占有しているに過ぎない。

ここで、本実施例の多重変換装置と従来の多重変換装置との比較を行うと、本実施例の多重変

れる。

まず、送信時において、多重変換装置11は端末50の文字“1”に対して1つのタイムスロットを割り当て、情報量の多い端末51の文字“A”及び“B”に対しては1つつつタイムスロットを割り当てる。そして端末52も情報量が多いので同様に文字“イ”、“ロ”のそれぞれにタイムスロットを1つつつ割り当てる。このようにして第1フレームが構成される。

また、第2フレームと第3フレームの構成においても、図示の如く、端末51と52の場合には2つのタイムスロットに送信データとなる文字を割り当てる。

このようにして、受信側の端末53～55にデータが伝送されると、多重変換装置11'では第1フレームにおいて文字1は端末53、文字

換装置では端末51から送信する文字“A”～“F”及び端末52から送信する文字“イ”～“ヘ”の6文字を第1～第3フレームの内に送信できる。

一方、従来の多重変換装置では第1～第3フレームまでの伝送時において、端末56と端末59間では文字“1”～“3”、端末57～端末60間では文字“A”～“C”、端末58～端末61間では文字“イ”～“ハ”までしか送信することができない。

このように、従来では単位時間あたりのデータ伝送量は単位時間あたりに伝送されるフレーム数によってデータ伝送量の上限が決定される。即ち従来の時分割多重化方式では、伝送量の上限値を越えてしまう端末を接続することが不可能であった。

従つて、第6図に示した上述従来例による問題は本実施例の多重変換装置によりタイムスロットの割り付け数を増やすことで十分に解決してくれる。

以上の説明により本実施例によれば、通信速度の速い端末或はデータの伝送量の多い端末においては、時分割多重化方式の1フレーム中における複数のタイムスロットを割り当てることにより、伝送量の増加は勿論、通信速度を著しく向上させることができる。

また、データの伝送量及び通信速度において、タイムスロットの数に依存するだけなので、異なつた伝送量ないし通信速度を持つ端末を多重変換装置内に容易に収容することができる。

#### 【発明の効果】

以上の説明により本発明によれば、1つの端末

に複数のタイムスロットを割り当てることで、伝送量を増やすことができることは勿論、通信速度の向上も図ることができる。

#### 4. 図面の簡単な説明

第1図は本実施例による多重変換装置の構成を説明するための概略構成図、

第2図(a)、(b)は本実施例の時分割多重化方式によるフローチャート、

第3図は本実施例によるタイムスロットテーブルを説明する図、

第4図は本実施例による多重変換装置間の接続構成を示すブロック構成図、

第5図は本実施例による時分割多重方式を説明するための概念図、

第6図は従来の時分割多重方式を説明するための概念図である。


図中、1、11、11'、100、100'…多重変換装置、2…CPU、3…ROM、4…RAM、10…受信回路、11…受信用バッファ、12…受信用制御回路、13…分配回路、14～17…受信用記憶回路、18～21…データ交換制御回路、22～25…送信用記憶回路、26…多重化回路、27…送信用バッファ、28…送信制御回路、29…送信回路、30…スロット割付制御回路、50～61…端末である。

特許出願人

キヤノン株式会社


代理人 弁理士

大塚康徳(他1名)




第2図(b)






第 1 函




第2回(口)

スロ ット NO.	予約 ビット		物理的位置番号						
	b7	b6	b5	b4	b3	b2	b1	b0	
1	1	1	0	0	0	0	0	1	--- 使用中
2	1	1	0	0	0	0	1	0	--- 使用中
3	0	0	0	0	0	0	0	0	--- 空き
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	
n-m	0	1	0	0	0	1	1	1	--- 予約中
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮	
n-1	0	1	0	0	1	0	0	0	--- 予約中
n	0	0	0	0	0	0	0	0	--- 空き


第 3 図



第 4 図



第 5 図



第 6 図

## FULL TRANSLATION OF JAPANESE UNEXAMINED PATENT PUBLICATION

(KOKAI) NO. 1-188043

Title of the Invention: Multiplex Converter

Publication Date: July 27, 1989

Patent Application No.: 63-9707

Filing Date: January 21, 1988

Applicants: Canon K.K.

## 2. SCOPE OF CLAIM FOR PATENT

1. A multiplex converter including a data storage section for storing data for at least the number of time slots in a frame, and transmitting the data stored in the data storage section in a time division multiplex system, said multiplex converter comprises:

reception means for receiving request for assignment of plural time slots from terminals;

search means for searching the idle state of time slots in response to said assignment request;

decision means for deciding the allowableness of the connection of said terminals based on the state of idleness of said time slots; and

assignment means for assigning plural time slots to said data storage portion in connection capable terminals.

2. A multiplex converter according to claim 1, wherein said search means include repetitive search means for repetitively searching by setting a predetermined waiting time, even when an idle time slot is not detected in the search.

## 3. DETAILED DESCRIPTION OF THE INVENTION

[Field of the Invention]

The present invention relates to a multiplex converter, and more particularly to a multiplex converter that performs communication in a time division multiplex system.

[Prior Art]

In recent years, apparatuses of this type have been increasingly employed for handling multi-media information directed to OA (Office Automation) equipments such as telephones, facsimiles, personal computers, and the like.

As a communication system for this purpose, in order to use one transmission line for data transmission in common by plural terminal equipments, a multiplex communication system is adopted in which a transmission line is multiplexed for communication. The multiplex communication system can be divided, for example, into two types, that is, a frequency division multiplex communication system in which multiplexing is performed on frequency axis and a time division multiplex communication system in which multiplexing is performed on time axis.

In the case of a time division multiplex communication system that adopts synchronizing method to assign a fixed length time slot to a terminal equipment at a regular period, one time slot in a frame is fixedly assigned to a connected terminal equipment. In order to increase the transmission volume in communication, the number of bits per time slot may be increased.

[Problem to be Solved by the Invention]

In the prior system as described above, transmission volume that can be transferred per unit time in communication is determined by the number of frames per unit time, leading to the problem that maximum transmission rate per terminal equipment is thereby limited.

In view of the conventional transmission rate, increasing the number of bits per time slot would give rise to the problem that idle bits may be produced in a time slot, and that total number of time slots to be positioned in a frame per unit time, hence number of terminal equipments which can be connected, may be thereby decreased.

[Means to Resolve the Problem]

In order to resolve the problem as described above and

to attain the object, a multiplex converter according to the present invention is a multiplex converter that includes a data storage section for storing data for at least the time slots in a frame, and transmits the data in the data storage section in a time division multiplex system, comprising, reception means for receiving request for assignment of plural time slots from terminal equipments; searching means for searching the idle state of time slots in response to said assignment request; determination means for determining the connection enable or disable state of said terminal equipments based on said idle state of time slots; and assignment means for assigning plural time slots to said data storage section of a connection enable terminal equipment.

[Operation]

With the construction as described above, the reception means receive request for assignment of plural time slots from terminal equipments, and the searching means search idle state of time slots. The determination means determine the connection enable or disable state of the terminal equipment based on the idle state of time slots. Based on this determination, the assignment means assign plural time slots to the data storage section of a connection enable terminal equipment.

In this manner, by allowing one terminal equipment to occupy plural time slots in a frame, it is possible to realize improved data communication in a time division multiplex communication system.

[Description of Preferred Embodiments]

Now, the present invention will be described in detail below with reference to appended drawings showing preferred embodiment thereof. A multiplex converter utilizing a time division multiplex system is used in this embodiment.

Figure 1 is a schematic block diagram showing the construction of a multiplex converter according to the present embodiment.

First, circuit construction of the reception system

according to the present invention will be described below.

In Fig. 1, reference numeral 1 denotes a multiplex converter of the present embodiment. Reference numeral 2 is a CPU for controlling the entire multiplex converter 1, reference numeral 3 is a ROM for storing a control program for CPU 1, an error processing program, a program for executing operation based on flow charts as shown in Figs. 4(a), 4(b) to be described later, and the like. Reference numeral 4 represents a RAM to be used as the work area for execution of various programs, a temporary data saving area in error processing, or the like.

The  $R_x$  is a time division multiplexed received signal sent from another multiplex converter having similar function as the multiplex converter of the present embodiment. Reference numeral 10 represents a reception circuit having demodulation function for converting the received signal  $R_x$  modulated in a particular signal system into binary digital signal, reference numeral 11 represents a reception buffer for temporarily storing the received data as converted into digital signal by the reception circuit 10. Reference numeral 12 represents a reception control circuit for controlling operation at the time of reception. The reception control circuit 12 comprises the time slot table as shown in Fig. 5 to be described later that stores the information as to which terminal equipment among those connected to the present converter a time slot in 1 frame is assigned.

Reference numeral 13 represents a distributing circuit that distributes received data to specified terminal equipments based on control signal in the time slot table contained in the reception control circuit 12. Reference numerals 14 ~ 17 represent reception storage circuits to which specified received data to be sent to various terminal equipments are input from the distributing circuit 13 and are stored.

The circuits of the reception system of the present

embodiment are constructed as described above.

Reference numerals 18 ~ 21 represent data exchange control circuits that perform the control for sending the received data stored in the reception data storage circuits 14 ~ 17 to the specified terminal equipments 40 ~ 42, and the control for sending the transmission data of the terminal equipments 40 ~ 42 to the specified storage circuits 22 ~ 25 to be described later.

The terminal equipment 40 that is to be provided with the function of a double unit communication speed is connected to both data exchange control circuits 18 and 19 in order to utilize two time slots for achieving the double unit communication speed. The terminal equipments 41 and 42 are to be provided with the function of a single unit communication rate, and in order to utilize one time slot, they are connected to the data exchange control circuits 20 and 21, respectively, in one-to-one correspondence to the respective time slots.

Next, the circuit construction of the transmission system of the present embodiment will be described below.

In Fig. 1, reference numerals 22 ~ 25 represent transmission storage circuits for storing transmission data received from the respective terminal equipments 40 ~ 42, reference numeral 28 represents a transmission control circuit for controlling operation at the time of transmission. The transmission control circuit 28 comprises the time slot table as described before that stores the information as to which terminal equipment among the terminal equipments 40 ~ 41 connected to the present converter each time slot in one frame is assigned. Reference numeral 26 represents a multiplexing circuit for loading respective transmission data stored in the transmission storage circuits 22 ~ 25 to the specified time slots by the control signal based on the time slot table contained in the transmission control circuit 28. As used herein, "loading to the time



"slot" means assigning transmission data to the specified time position and sending out the same.

Reference numeral 27 represents a transmission buffer for temporarily storing prescribed transmission data that has been multiplexed in the multiplexing circuit 26. Reference numeral 29 represents a transmission circuit having modulation function for converting the transmission data, that is, binary digital signal, stored in the transmission buffer 27 into a particular signal system, and  $T_x$  is the transmission signal that has been time division multiplexed in the multiplexing circuit 26 to be transmitted from the transmission circuit 29 to a multiplex converter having similar function as the multiplex converter of the present invention.

Reference numeral 30 represents a slot assignment control circuit that sends out the control signal such as updating of above described time slots or the like to the reception control circuit 12 and to the transmission control circuit 28, and performs updating of the time slot table or the like. The slot assignment is performed based on the slot assignment control signal from various connected terminal equipments.

Next, the control procedure for slot connection/release performed by the multiplex converter 1 of the present embodiment will be described.

Figure 2(a) is a flow chart showing steps of a connection request processing for obtaining slots in response to connection request from a terminal equipment, and FIG. 2(b) is a flow chart showing steps of a release request processing for releasing slots in response to release request from a terminal equipment. Figure 3 is a view useful for explaining the time slot table of the present embodiment.

First, the connection request processing is described with reference to Fig. 2(a).

When a connection request is received from a terminal equipment, parameters such as the number of requesting

terminal equipment, respective quantity of the transmission storage circuit 14 ~ 17 and the reception storage circuit 22 ~ 25 for transmission to/reception from the terminal equipment, respective physical position number of the reception buffer 11 and the transmission buffer 27 connected to the distributing circuit 13 and multiplexing circuit 26, reservation number of slots, and the like are received and set to the prescribed buffer of the CPU 1 (step S1).

Then, maximum number of retrial is set (step S2). As used herein, "retrial" means a processing in which, if no idle slot cannot be detected in a search, an idle slot is searched again after a predetermined time period, and "maximum number" means the maximum number of searching trials.

Here, the time slot table for time slots controlled by the reception control circuit 12 and transmission control circuit 28 will be explained below with reference to FIG. 3.

In the figure, the time slot table is constructed with prescribed memory elements. In the vertical direction of the table, the slot No. is indicated from No. 1 to No. n. The slot No. indicates the address of each memory element, and specified data are stored at the position of this address. In the horizontal direction, bits  $b_0$  ~  $b_7$  store the physical position number of the transmission storage circuit or the reception storage circuit that is using the slot, and bit  $b_8$  is a reservation bit and bit  $b_9$  is a busy bit, respectively. In this manner, slot data of 8 bits consisting of bits  $b_0$  ~  $b_9$  are used in the present embodiment.

For example, when the busy bit indicates the flag "1", the slot with the slot No. is a slot being used. On the other hand, the busy bit with the flag "0" indicates an idle slot. When the reservation bit indicates the flag "1", the slot of that slot No. is the slot being reserved, while the flag "0" indicates an unreserved, idle slot.

Next, based on the maximum number of searching for an idle slot that has been set at step S1, an idle slot is

searched successively from slot No. 1 to No. n of the above described time slot table (step S3). If an idle slot is detected, the process moves to step S5 (step S4). If all the slots are being used, searching operation is repeated for the maximum number of retrial. In this case, the number of retrial is first decremented by one (step S5, step S6), and after waiting for a predetermined period (step S7), the process returns to step S3 to repeat the searching operation.

Waiting for a predetermined period at step S7 is a processing necessary in order to perform searching of an idle slot with a finite time interval. If an idle slot is searched without this waiting time, probability of successfully finding an idle slot would be low. Thus, by setting a predetermined waiting time in order to allow for sufficient time in release processing in which a slot being used by other terminal equipment is released, the probability of finding an idle slot may be increased.

If an idle slot is found at step S4, the reservation bit of that slot No., or the address position, is set to "1", and the physical position number is stored in the bits  $b_0 \sim b_s$  of the table (step S8).

Since a multi-slot system is adopted in the present embodiment, plural slots need to be obtained. Therefore, reservation processing is necessary in order to check whether or not all the required number of slots can be secured, or whether or not there are required number of idle slots.

After an idle slot is reserved at step S8, reservation number of slots is incremented by one to count up the reservation number (step S9).

This counting of reservation number may be performed either in count-up method or in count-down method. Count-up method is adopted in the present embodiment. Therefore, the initial value is set to "0" when setting parameters at step S1.

Then, it is determined whether or not the required number of slots as requested from the terminal equipment have

been secured, and if the required number of reserved slots have not been secured, processing from step S1 to step S9 is repeated (step S10).

On the other hand, if all the required number of slots have been secured, the flag of the busy bit of the reserved slot is set to "1", and the reservation is thereby definitely set (step S11). Then, the reservation number that has been counted up at step S9 is counted down by decrementing the number by one (step S12), and processing at step S11 and step S12 is repeated until all the flags of the busy bits of slots reserved at step S8 have been set to "1" (step S13).

When reservation of slots has been definitely completed in this manner, the terminal equipment that sent the connection request is informed of the completion of the slot acquisition, and the connection processing to the terminal equipment is terminated (step S14).

This step S14 is a process of sending out an ACK (acknowledge) that has the purpose of informing the terminal equipment of the successful acquisition of slots.

If no idle slot can be found at step S4, the next retrial processing is performed.

If the maximum number of retrial has not been completed, processing at step S6 and step S7 as described above may be performed. If the maximum number of retrial has been completed, a processing is performed in which all the reservation bits of reserved slots are released. This is the slot release processing in the case where the retrial processing cannot find an idle slot.

When, in the determination of retrial number at step S5, the number of retrial comes to the set upper limit, it indicates a failure in the acquisition of slots.

In order to release the reserved slots, the flag of the reservation bit of the reserved slot is reset to "0" (step S14), and the reservation number is decremented by one for count-down (step S16). In this manner, all the reserved slots are released one by one beginning from the slot with

earlier slot No. (step S17).

When all the reserved slots have been released in this manner, the failure of the acquisition of slots is informed as a NACK (negative acknowledge) sent out to the terminal equipment. This constitutes the connection disable notice to the terminal equipment.

Based on the foregoing explanation, for example, with reference to the time slot table as shown in Fig. 3, in the case of the slots No. 1 and No. 2, it indicates that the slots are being used, while in the case of the slots No. 3 and No. n, it indicates that the slots are idle. In the case of the slots No. (n-m) and No. (n-1), it indicates that the slots are being reserved.

Next, a release processing in which slots are released in response to release request from a terminal equipment will be described below with reference to Fig. 2(b).

In the same manner as in a connection request processing described above with reference to Fig. 2(a), parameters (the number of the terminal equipment, number of transmission and reception storage circuits, physical position number, and the like) are received and stored in the prescribed buffer of the CPU 1 (step S100).

When reception of various parameters have been completed, the flag of the busy bit of the slot is set to "0" and the slot is released (step S101). Release of slots is repeated until the number of slots comes to the number of indirect connection of connected transmission and reception storage circuits (step S102 ~ step S104).

When the number of released slots comes to the number of connected slots, an ACK (acknowledge) indicating the completion of slot release is sent out to the terminal equipment, which constitutes the notice of the release of connection to the terminal equipment.

In the present embodiment, the transmission storage circuit and the reception storage circuit are each provided with one time slot table, respectively. The present

invention, however, is not limited to this construction, and one time slot table that can be shared by both circuits may be utilized.

Next, the communication method in a time division multiplex system according to the present embodiment will be explained by way of an example.

Figure 4 is a block diagram showing the construction of the connection between multiplex converters according to the present embodiment.

In Fig. 4, 11, 11' are multiplex converters having similar function as the multiplex converter 1 of the present embodiment, comprising a greater number of unshown data exchange control circuits and transmission- and reception storage circuits than the multiplex converter 1. The multiplex converter 11 has terminals 50 ~ 52 connected thereto, and the multiplex converter 11' has terminals 53 ~ 55 connected thereto, respectively. In this manner, data communication in the time division multiplex system according to the present embodiment is performed via the data transmission line 31 that is connected between the multiplex converters.

Next, referring to Fig. 4, the time division multiplex system of the present embodiment in which data are transmitted from the terminal 50 to the terminal 53, from the terminal 51 to the terminal 54, and from the terminal 52 to the terminal 55, will be explained below.

Figure 5 is a schematic view for explaining the time division multiplex system according to the present embodiment, and Fig. 6 is a schematic view for explaining the prior time division multiplex system.

As shown in Fig. 5, characters "1" ~ "3" are transmitted between the terminal 50 and the terminal 53, characters "A" ~ "C" are transmitted between the terminal 51 and the terminal 54, and characters "i (Japanese)" ~ "ro (Japanese)" are transmitted between the terminal 52 and the terminal equipment 55, in the time division multiplex system.

First, when transmitting, the multiplex converter 11 assigns one time slot to the character "1" of the terminal 50, and assigns one time slot to each of the characters "A" and "B" of the terminal 51 with greater amount of information. The terminal 52 has also greater amount of information, and one time slot is assigned to each of the characters "i (Japanese)" and "ro (Japanese)". The first frame is composed in this manner.

Also in the composition of the second and third frame, in the case of the terminal equipments 51 and 52, two time slots are assigned to the characters constituting the transmission data.

When data are transmitted in this manner to the terminals 53 ~ 55 on the reception side, the multiplex converter 11 sends out the character "1" to the terminal 53, the characters "A" and "B" to the terminal 54, and the characters "i (Japanese)" and "ro (Japanese)" to the terminal 55, respectively.

Thus, the terminals 51 and 54, and the terminals 52 and 55, respectively, can communicate with each other with double amount of information contained in one frame so that the transmission rate is twice as great as the ordinary transmission rate. It is to be understood that the amount of data transmitted per unit time can be increased by increasing the number of assigned time slots in one frame, and the transmission rate can be increased accordingly.

In the prior system, as shown in Fig. 6, between a pair of terminals (that is, between the terminals 56 and 59, between the terminals 57 and 60, and between the terminals 58 and 61), data being transmitted in the transmission line 32 occupy only one time slot fixedly positioned in the first to the third frames as shown between the synchronized signals.

The multiplex converter according to the present embodiment will be compared below with the prior multiplex converter. With the multiplex converter according to the present embodiment, the 6 characters "A" ~ "F" transmitted

from the terminal 51, and the 6 characters "i (Japanese)" ~ "ro (Japanese)" transmitted from the terminal 52, can be transmitted in the first to the third frames.

On the other hand, with the prior multiplex converter, by the transmission in the first to the third frames, only the characters "1" ~ "3" between the terminal equipments 56 and 59, only the characters "A" ~ "C" between the terminals 57 and 60, and only the characters "i (Japanese)" ~ "ro (Japanese)" between the terminals 58 and 61, respectively, can be transmitted.

Thus, in the prior system, the upper limit of the amount of data transmission per unit time is determined by the number of frames transmitted per unit time. Therefore, in the prior time division multiplex communication system, a terminal that exceeds this upper limit of transmission rate could not be connected.

In this manner, the problem associated with the prior multiplex system as shown in Fig. 6 can be satisfactorily resolved with the multiplex converter according to the present embodiment by increasing the number of assigned time slots.

As has been described above, in accordance with the present embodiment, amount of transmission can be increased and communication speed can be considerably improved by assigning plural time slots in one frame in the time division multiplex system to a terminal with high communication speed or having greater amount of data transmission.

Since the amount of data transmission and the communication speed depend only on the number of assigned time slots in one frame, the multiplex converter can easily accommodate terminals with different amounts of transmission or different communication speeds.

#### [Effect of the Invention]

As has been described above, in accordance with the present invention, amount of transmission can be increased and communication speed can be improved by assigning plural



time slots in one frame to the terminal.

#### 4. BRIEF DESCRIPTION OF THE DRAWINGS

Figure 1 is a schematic block diagram useful for explaining the construction of a multiplex converter according to the present embodiment;

Figs. 2(a) and 2(b) are flow charts showing the time division multiplex system of the present embodiment;

Fig. 3 is a view useful for explaining the time slot table according to the present embodiment;

Fig. 4 is a block diagram showing the construction of the connection between multiplex converters according to the present embodiment;

Fig. 5 is a schematic view useful for explaining the time division multiplex system according to the present embodiment; and

Fig. 6 is a schematic view useful for explaining the prior time division multiplex system.

#### [Reference Numerals]

- 1, 11, 11', 100, 100'----multiplex converter,
- 2----CPU,
- 3----ROM,
- 4----RAM,
- 10----receiving circuit,
- 11----reception buffer,
- 12----reception control circuit,
- 13----distributing circuit,
- 14 ~ 17----reception storage circuit,
- 18 ~ 21----data exchange control circuit,
- 22 ~ 25----transmission storage circuit,
- 26----multiplexing circuit,
- 27----transmission buffer,
- 28----transmission control circuit,
- 29----transmission circuit,
- 30----slot assignment control circuit,

50 - 61----terminal